了解高速ADC中增加SFDR的局限性
作者：[db:作者]日期：2024/12/27 浏览：
懂得模数转换器（ADC）中的两个非线性源，无杂散静态范畴跟信噪比（SNR）。本文援用地点：无杂散静态范畴是表征电道路性机能的常用方式。本标准在处置通讯体系时特殊有效。本文考核了A-D转换器（ADC）的个别功效，试图说明限度ADC SFDR机能的两个重要非线性源，即采样坚持（S/H）电路跟ADC的编码器局部。咱们还将懂得ADC中SFDR跟SNR（信噪比）之间的个别衡量，并为将来一篇对于利用颤动技巧进步ADC SFDR的风趣探讨奠基基本。颤动是一种成心向ADC输入增加恰当噪声分量以进步A-D转换体系某些机能方面的技巧。增加噪声能够改良SFDR，这听起来像是一种神奇的主意。但是，在深刻探究之前，让咱们疾速回想一下SFDR是什么以及为什么它很主要。什么是无杂散静态范畴（SFDR）？为什么SFDR很主要？有多少种差别的规格可用于表征电道路性。一个常用的标准是SFDR器量。该器量被界说为所需旌旗灯号幅度与感兴致带宽上最年夜杂散的比率（图1）。图1 表现SFDR器量的图表当波及到ADC时，SFDR展现了ADC怎样在存在年夜旌旗灯号的情形下同时处置小旌旗灯号。比方，斟酌一个接受器利用顺序。假设ADC输入由+1 dBm阻断器跟-75 dBm冀望旌旗灯号构成。在这种情形下，因为ADC的非线性，年夜阻断器可能会在ADC输出端发生不须要的杂散。图2中的紫色组件表现了这些不须要的杂散。图2 紫色表现不须要的杂散的图表假如杂散充足濒临所需旌旗灯号而且充足年夜，则会将信噪比下降到弗成接收的程度。当今通讯体系的严厉请求可能须要95 dB范畴内的高SFDR值。但是，一般ADC无奈供给这种程度的线性。上面的表1比拟了ADI公司四个高机能ADC的一些要害参数，能够辅助你懂得高机能ADC中的SFDR范畴。表1 四个高机能ADC的要害参数。数据由ADI公司供给别的，此表凸起了信噪比跟SFDR指标之间的衡量。对本表中应用雷同IC技巧且功耗雷同的前三个ADC，SFDR跟SNR之间存在正比关联。本文稍后将深刻探究这种衡量的来源。在此之前，让咱们答复一个主要成绩：在高速ADC中增添SFDR的重要限度是什么？ADC中的静态跟静态线性ADC是基于多种差别电路架构计划的庞杂体系，如闪存、SAR、Δ∑跟流水线构造。依据架构跟特定的电路实现，差别的电路组件可能长短线性的重要起源。只管有很多计划，但咱们依然能够意识到在高速ADC中增添SFDR的两个重要范围性，即S/H电路跟ADC的编码器局部。为了更好地舆解这一点，请斟酌图3中所示的SAR ADC的框图。图3 SAR ADC的框图SAR数字化算法的第一步是采样阶段，在此时期S/H获取输入值。此样本将在全部转换阶段保存。在转换阶段，将收罗的样本与恰当的阈值程度停止持续比拟，以找到输入的数字等效值。为了断定输出的每个比特，须要一个时钟周期。假设采样阶段也须要一个时钟周期，那么N位SAR ADC须要N+1个时钟周期。图4表现了3位SAR ADC的S/H输出跟阈值波形。图4 3位SAR ADC的S/H输出跟阈值波形这里的重点是，对给定的转换阶段，无论输入频率怎样，S/H之后的电路组件都幻想地与直流旌旗灯号一同任务。因而，SAR ADC的比拟器或外部DAC（数模转换器）内的任何非线性都不会跟着输入频率而变更。咱们能够说，ADC编码器局部的非线性招致了体系的静态（或直流）非线性。静态非线性的特点是ADC通报函数中的DNL（微分非线性）跟INL（积分非线性）偏差。S/H非线性怎样样？与无效处置直流旌旗灯号的编码器局部差别，S/H“看到”交换旌旗灯号。咱们将鄙人一节探讨S/H非线性的很年夜一局部怎样随输入频率而变更。因而，S/H决议了ADC的静态（或AC）线性。S/H电路非线性要懂得S/H非线性，请斟酌图5所示的简略S/H电路。图5 S/H电路示例该基础S/H由采样开关S1跟用于存储收罗样本的坚持电容器（Chold）构成。电路操纵包含两种形式：采样（或收罗形式）跟坚持形式。在采样形式下，开关翻开，电容器电压跟踪输入。在采样时辰，开关封闭并将Chold与输入断开。这将启动坚持形式，电容器将坚持收罗的样本。在实际中，咱们弗成能有一个幻想的零电阻开关。为了夸大这一点，上图明白表现了开关电阻Rswitch。开关电阻的热噪声是高辨别率奈奎斯特速度ADC中的重要噪声要素。为懂得决这个成绩，平日抉择坚持电容器的值充足年夜，以限度带宽，从而限度体系的噪声。但是，无限的带宽象征着S/H的输出不克不及霎时到达其终极值。这是因为RC收集的时光常数，由下式给出τ=RswitchCholdτ=RswitchChold.图6表现了S/H操纵一个周期的示例波形。图6 S/H电路操纵一个周期的示例波形S/H须要一些时光（如图中的“收罗时光”所示）才干在终极值邻近的指定偏差带内稳固上去。在收罗时光之后，S/H可能以较小的偏差跟踪输入。收罗时光取决于Rswitch、Chold的值跟最年夜容许偏差。别的，收罗时光对ADC的最年夜采样率设定了下限。在实际中，开关电阻不是恒定的，能够跟着输入电平而变更。Rswitch对输入的依附性会招致输入相干的相移，从而发生谐波掉真。图7表现了Rswitch随输入电平增添的情形下的示例波形。图7 Rswitch随输入电平增添时的示例波形。图片由B.Razavi供给请留神，这种相移（或非线性）会跟着频率而变更。比方，在比RC收集顶点小得多的频率下，咱们的相移为零，R开关的渺小变更对线性的影响能够疏忽不计。但是，跟着频率的增添，相移变得越来越明显。值得一提的是，R开关随输入的变更只是s/H非线性的一个起源。开关的输入相干电荷注入以及输入相干采样时辰等机制是招致S/H非线性的其余景象。后一种机制是指开关封闭的时辰会跟着输入电平而变更。反转展转率限度成绩S/H电路的频率相干非线性也能够经由过程留神驱动坚持电容器的电路存在无限的转换速度来说明。图8更具体地表现了典范S/H电路的框图。图8 更具体的S/H电路框图。图片由ADI公司供给在该电路中，第一缩小器经由过程向旌旗灯号源供给高阻抗来缓冲输入。它还供给电流增益来对坚持电容器充电。右侧缩小器充任输出缓冲器，并在坚持形式时期避免S/H输出电压被以下电路的输入阻抗放电。假设输入缓冲器的短路输出电流为ISC。这是缓冲器能够供给给CH的最年夜电流。因而，转换速度（或S/H输出的最年夜变更率）由方程1给出。方程式1对正弦波输入：旌旗灯号的最年夜变更率由下式给出：对给定的年夜旌旗灯号输入，增添频率会使旌旗灯号的变更率年夜于S/H的转换率。在这种情形下，S/H输出不克不及充足快地追随输入，招致旌旗灯号掉真成绩。缺少存在充足转换速度以跟上疾速变更的模仿输入的S/H是很多ADC在旌旗灯号带宽超越多少兆赫时机能欠安的要害起因。以ADI公司的AD9042为例。只管AD9042是一款专门计划的存在宽带、高SFDR前真个转换器，但其SFDR仍会跟着输入频率的下降而下降，如图9所示。图9 表现AD9042的SFDR怎样随输入频率下降的图表。图片由ADI公司供给SNR-SFDR衡量上述探讨也说明了咱们在本文后面提到的SNR-SFDR衡量。请留神，较年夜的坚持电容器会招致较低的转换速度（方程式1）跟较高的掉真（或较低的SFDR）。另一方面，较年夜的电容器会下降体系带宽并进步噪声机能（更高的信噪比）。利用颤动改良SFDR如上所述，改良SFDR有两个重要范围性：S/H电路发生的非线性跟ADC编码器局部发生的非线性。外部无奈增加S/H电路发生的掉真。但是，颤动技巧能够下降ADC编码器局部的非线性。这将在本系列的下一篇文章中探讨。
申明：新浪网独家稿件，未经受权制止转载。 -->
相关文章
客户经理